부활하는 CMOS 기술의 지지자들에 의한 강력한 주장들은 CCD 방어자들의 동일하게 강력한 주장들에 의해 역습되어 왔다. 서로 투쟁하는 기술들의 전형적인 양상에서(둘 다 중대한 이점들을 가지고 있지만 그러나 어떤 측면에서는 성숙도를 결여하는), 사용자들은 두 진영에 의해 만들어지는 성능 주장들(performance representations)을 의심하게 되었다. 두 기술의 지나치게 공세적인 광고는 상당한 두려움, 불확정성, 그리고 의심을 야기했다.
1. Imager basics
예측 가능한 미래에 이미징에서 두 종류의 센서들의 중요한 역할이 있게 될 것이다. 진보된 이미지 획득 기술의 가장 성공적인 사용자들은 기초기술 뿐만 아니라 지속성(sustainability), 적응력(adaptability) 그리고 지원을 고려하는 사람들이 될 것이다.
두 이미지 센서들은 화소를 단위로 갖는 금속 산화 반도체들(metal oxide semiconductors)이다. 그것들은 공간적 샘플링 함수를 이용하여, 각 픽셀 속에 국소 조명세기에 비례하여 신호 전하(signal charge)를 누적한다.
노출이 완료될 때 CCD(그림 1)는 각 픽셀의 전하패킷을 순차적으로 전하를 전압으로 변환하고 그것을 버퍼링하고 칩의 외부로 보내는 공통의 출력구조로 전송한다. CMOS imager(그림 2)에서 전하-전압 변환은 각 픽셀에서 발생한다. 판독기술에서의 이러한 차이는 센서 아키텍처, 능력들 그리고 한계들을 위한 중대한 암시들을 가진다.
그림 1. CCD에서 대부분의 기능들은 카메라의 PCB 상에서 수행된다. 만일 애플리케이션의 요구들이 변하면 설계자는 imager를 다시 설계하지 않고 전자부품들(electronics)을 변경할 수 있다.
그림 2. CMOS imager는 픽셀에서의 전하를 전압으로 변환하며, 그 결과 대부분의 기능들은 칩속으로 통합된다. 이것은 imager 기능들을 덜 유연하게 만들지만, 러그드된 환경들에서의 응용들을 위하여 CMOS 카메라가 더 신뢰가능해질 수 있다.
여덟 가지의 속성들의 이미지 센서 성능을 특징짓는다:
1) 응답성(Responsivity), 입력 광학 에너지의 단위 당 센서가 전달하는 신호의 양. CMOS imagers는 일반적으로 이득 요소들(gain elements)이 CMOS 이미지 센서들 위에 배치되기 더 쉽기 때문에 CCD 보다 약간 더 우수하다. 그것들의 상보 트랜지스터들(complementary transistors)은 저-전력 고-이득 증폭기(amplifiers)들을 허용하며, 반면에 CCD 증폭은 대개 상당한 전력 페널티를 보인다(come at). 몇몇 CCD 제조업체들은 새로운 readout 증폭기 기법들을 가지고 이러한 개념에 도전하고 있는 중이다.
2) 동적범위(Dynamic range), 픽셀의 신호 threshold에 대한 픽셀의 포화레벨(saturation level)의 비율. 비교 가능한 환경에서 CCD가 두 배 정도의 이점을 가진다. CCDs는 여전히 CMOS imagers에 비해 잡음에 대한 상당한 장점들을 누리고 있는데 그것은 더 조용한 센서 회로기판들(substrates)(작은 온칩 회로들), 버스 캐패시턴스 변화들에 대한 고유한 오차 허용도(tolerance) 그리고 최소한의 집음을 위하여 쉽게 답변확정될 수 있는 트랜지스터 geometries를 갖는 공통 출력 증폭기들 때문이다. 냉각을 통해서 이미지 센서를 외부적으로 coddling하는 것, 더 우수한 광학, 더 큰 해상도 또는 답변확정된 칩 외부 electronics는 이러한 점에서 CMOS 센서들을 CCDs 센서와 등가로 만들 수 없다.
3) 균일도(Uniformity), 동일한 조명조건들 아래에서 다른 픽셀들 간의 응답의 일관성(consistency). 이상적으로 거동은 균일하게 되지만 공간적인 웨이퍼 처리 변화들, 입자결함들(particulate defects) 그리고 증폭기 변화들(amplifier variations)은 비균일도들을 만들어낸다. 조명하의 균일도와 암흑 또는 거의 암흑에서의 균일도 사이를 구분하는 것이 중요하다. CMOS imagers 는 전통적으로 두 체제하에서 훨씬 더 나쁘다. 각 픽셀은 개루프(open loop) 출력 증폭기를 가졌으며 각 증폭기의 옵셋(offset)과 이득(gain)은 웨이퍼 공정에서의 변화들(wafer processing variations) 때문에 상당히 변하는데 그 결과로 dark and illuminated nonuniformities가 CCD에서의 비균일도들 보다 더 나쁘게 된다. 어떤 사람들은 이것이 디바이스 크기(geometries)를 줄이고 variances가 증가될 때 CMOS imagers를 좌절시킬 것이라고 예상한다.
그러나 피드백 기반의 증폭기 구조들은 조명 하에서의 더 큰 균일도를 위하여 이득을 tradeoff할 수 있다. 증폭기들은 몇몇 CMOS imagers의 조명이 비추어진 균일도가 CCD의 그것에 더 가깝도록 만들며 geomeries가 줄어들 때도 유지가능하다.
하지만 여전히 부족한 것은 CMOS 증폭기들의 offset variation 인데, 그것은 스스로를 암흑에서의 균일도로서 그 자신을 입증한다. CMOS imager 제조업체들이 dark 비균일도를 억제하는데 상당한 노력을 기울여 온 반면에 그것은 아직도 일반적으로 CCDs의 그것보다 더 나쁘다. 이것은 제한된 신호레벨들이 어두운(dark) 비균일도들이 전반적인 이미지 저하(degradation)에 상당히 기여한다는 것을 의미하는, 고속 애플리케이션들에서 중요한 문제이다.
4) 셔터링(Shuttering), 노출을 임의적으로 시작하고 중지할 수 있는 능력. 그것은 사실상 모든 고객과 대부분의 산업용 CCDs, 특히 라인 간 전송 디바이스들(interline transfer devices)의 표준적인 특성이며 머신비전 애플리케이션들에서 특별히 중요하다. CCD는 심지어 작은-픽셀의 이미지 센서들에서도 작은 fill-factor라는 절충을 가지고 우수한 전자 셔터링을 제공할 수 있다.
그림 3. Shuttering은 군사적 표적획득 응용들에서 중요하다. “rolling shutter"는 CMOS 디바이스 상에서 노출을 시작하고 중단할 수 있지만 그 기법은 왜곡된 이미지를 결과할 수 있다.
CMOS imagers에서 균일한 전자 셔터링을 구현하는 것은 각 픽셀에서 많은 트랜지스터들을 요구한다. 라인스캔 CMOS imagers에서, 전자 셔터링은 셔터 트랜지스터들이 각 픽셀의 활성영역(active area) 근처에 위치될 수 있기 때문에 fill factor를 절충하지 않는다. 영역스캔(matrix) imagers에서 균일한 전자 셔터링은 opaque 셔터 트랜지스터들이 각 픽셀의 광학적으로 민감한 영역이 아닌 곳에 위치해야 하기 때문에 fill factor를 희생한다. CMOS matrix 센서 설계자들은 두 가지 방법으로 이 문제를 다룬다:
rolling shutter라 불리는 비균일 셔터(nonuniform shutter)는 다른 시간들에 어레이의 다른 라인들을 노출한다. 그것은 in-pixel 트랜지스터들의 수를 줄여서 fill-factor를 향상시킨다. 이것은 때때로 소비자 이미징을 위하여 수용될 수 있지만 고성능 애플리케이션들에서 물체의 움직임은 왜곡된 이미지로서 드러난다.
non-rollong shutter라 불리는 균일 동기화 셔터(uniform synchronous shutter)는 한번에 어레이의 모든 픽셀들을 노출한다. 물체의 움직임은 어떤 왜곡없이 정지되지만, 이 방법은 픽셀영역(pixel area)을 소모하는데 그 이유는 그것이 각 픽셀에서 여분의 트랜지스터들을 요구하기 때문이다. 사용자들은 작고 값싼 이미지 센서위에서 낮은 fill factor와 작은 픽셀들 또는 더 크고 더 값이 비싼 센서상에서의 훨씬 더 높은 fill factor를 갖는 더 큰 픽셀들사이에서 선택을 해야만 한다.
5) 속도(Speed), 모든 카메라 기능들이 이미지 센서위에 놓여질 수 있기 때문에 CMOS가 CCDs 보다 장점을 갖는 분야. 하나의 다이(die)에서 적은 인덕턴스, 캐패시턴스 그리고 전파지연(propagation delays)을 가지고 신호 및 전력 배치거리들(trace distances)이 더 짧아질 수 있다. CCD이 산업적, 과학적 그리고 의료 응용들과 비교하여 대부분 현저하게 고속을 요구하지 않는 소비자 응용들에 초점을 맞추었기 때문에 이러한 맥락에서 볼 때 최근에서야 CMOS imagers는 그것의 수수한 장점들만을 입증하였을 뿐이다.
6) 윈도우화(Windowing), CMOS 기술의 하나의 고유한 능력인 이미지 센서의 한 부분만을 읽을 수 있는 능력이다. 이것은 작은 관심영역을 위한 증가된 프레임 율(frame rate) 또는 라인 율(line rate)을 허용한다. 이것은 이미지의 부분영역에서 high-temporal-precision 물체 추적과 같은 몇몇 응용들에서 CMOSs를 가능하게 만드는 능력이다. CCDs는 일반적으로 windowing에서 제한된 능력을 가진다.
7) 안티블루밍(Antiblooming), 센서에 있는 이미지의 나머지를 손상시키지 않고 국소적인 과-노출(overexposure)을 우아하게 여과할 수 있는 능력. CMOS는 일반적으로 내재적인 blooming에 대한 면역성을 가진다. 다른 한편으로 CCDs는 이러한 능력을 획득하기 위해서는 특수한 조정을 요구한다. 고객 응용들을 위하여 개발되었던 많은 CCDs는 그렇게 하지만 일반적으로 과학적 응용들을 위하여 개발된 것들은 특정한 조정을 하지 않는다.
8) Biasing and clocking. CMOS imagers는 이 점에서 선명한 가장자리(clear edge)를 가진다. 그것들은 일반적으로 단일 바이어스 전압과 클록 레벨을 가지고 동작한다. 비표준 바이어스들은 그곳에 어떤 잡음 leakage가 존재하지 않는 한 사용자로부터 고립된 전하 펌프 회로(charge pump circuitry)를 갖는 칩 상에서 생성된다. 전형적으로 CCDs는 약간 더 높은 전압 바이어스들을 요구하지만 clocking은 저전압 클록들을 가지고 동작하는 현대 장치들에서 단순화된다.
그림 4. 이것들이 정말로 별들처럼 보이는가? 이상적인 검출기에서 하나의 광자에 대한 각 픽셀들의 응답은 같아질 것이며 그 결과 “별빛”은 별의 영역으로 한정될 것이다.
2. Reliability
두 이미지 칩 종류들은 대부분의 소비자 및 산업응용들에서 똑같이 신뢰할 수 있다. untraruggged 환경들에서 CMOS imagers는 모든 회로 기능들이 하나의 집적회로 칩에 놓여지고 극단적으로 험한 환경들에서 회로 고장의 원인들이 되는 도선(leads) 및 땜납접합(solder joints)을 최소화하기 때문에 장점을 가진다.
CMOS 이미지 센서들은 또한 CCD 디바이스들보다 훨씬 더 고도로 집적될 수 있다. 타이밍 발생, 신호처리, A/D 변환, 인터페이스 및 다른 기능들 모두 imager 칩에 놓여질 수 있다. 이것은 CMOS 기반의 카메라가 비교되는 CCD 카메라보다 상당히 더 작아질 수 있다는 것을 의미한다.
그러나 사용자는 이러한 집적의 비용을 고려할 필요가 있다. CMOS imagers는 이미징 성능을 위하여 재단되어야만 하는 웨이퍼 제작공정에서 제조된다. 이들 공정개조(adaptations) 는 비-이미징 혼합된 신호공정(non-imaging mixed signal process)과 비교하여 디바이스 스케일링과 전력소비(power dissipation)에서의 몇 가지 페널티들을 가진다. 비록 CMOS imager의 픽셀 부분이 거의 분명하게 CCD 보다 더 낮은 전력소비를 가지지만, 디바이스의 다른 회로들의 전력소비는 최적화된 아날로그, 디지털 및 혼합된 신호 공정들로부터의 companion 칩들을 사용하는 CCD의 그것보다 더 높아질 수 있다. 시스템 레벨에서 이것은 CMOS-기반의 카메라들이 CCD 기반의 카메라들보다 더 낮은 전력소비를 가진다는 언급에 대한 의문을 불러일으킨다. 종종 CMOS는 더 우수하지만 그것은 특히 고속에서(약 25-MHz이상의 판독에서) 명료한 경우가 아니다.
시스템 집적에서 다른 중요한 고려사항들은 적응성(adaptability), 유연성(flexibility) 그리고 변화속도이다. 대부분의 CMOS 이미지 센서들은 큰 소비자 또는 준-소비자 애플리케이션들을 위하여 설계된다. 그것들은 하나 또는 몇 가지의 애플리케이션들을 위하여 상당히 집적되고 조정된다. 시스템 설계자는 매우 애플리케이션에 특정한 장비를 그것이 적절하지 않은 사용에 적용하려는 시도에 무용한 투자를 하지 않도록 주의를 기울여야만 한다.
다른 한편으로 CCD 이미지 센서들은 더 범용적이다. 픽셀크기와 해상도는 디바이스에서 고정되지만 사용자는 쉽게 판독속도(readout speed), 동적범위, binning, 디지타이징 깊이(digitizing depth), 비선형 아날로그 처리 및 동작들의 다른 주문형 모드들과 같은 측면들을 조정할 수 있다.
심지어 애플리케이션에 적합하도록 센서 customization을 위하여 지불해야 하는 경제적인 의미에서 조차도 시장에 대응하는 시간이 문제가 될 수 있다. CMOS imagers가 칩 위에 있는 시스템들이기 때문에 개발시간은 평균 18개월인데 이것은 설계자가 동일한 웨이퍼 제작공정에서 얼마나 많은 회로 기능들을 이전 설계로부터 재사용하는지에 의존한다. 그리고 이러한 양의 시간은 회로 복잡도가 설계 생산성을 초과하기 때문에 증가한다. 이것은 확립된 제조공정들에서 새로운 CCD 설계를 위하여 약 8개월이 소요되는 것과는 대조를 이룬다. CCD 시스템들은 또한 PCB 변경들로 수정될 수 있지만 반면에 완전히 집적된 CMOS 이미징 시스템들은 새로운 웨이퍼 가동(runs)을 요구한다.
[ 당신의 Imager를 선택하라. ]
CMOS imagers 는 이미지 품질(특히 저조도에서)과 유연성의 댓가로 우수한 집적도, 전력소비 그리고 시스템 크기를 제공한다. 그것들은 이미지 품질에 대한 요구들이 낮은 대량의 공간에 제약을 받는 응용들을 위하여 선택할 수 있는 기술이다. 이것은 그것들이 보안 카메라들, PC 비디오 회의, 무선 핸드헬드 디바이스 비디오 회의, 바코드 스캐너, 팩스 기계, 소비자 스캐너, 바이오메트릭 및 몇몇 자동차 차량내부에서의 사용등과 같은 분야에 자연스럽게 적합하도록 한다.
CCDs는 시스템 크기의 댓가로 뛰어난 이미지 품질과 유연성을 제공한다. 그것들은 디지털 포토그래피, 방송용 텔레비전, 고성능 산업용 이미징 그리고 대부분의 과학적 및 의료 응용들과 같은 고급 이미징 응용들을 위한 가장 적절한 기술이다. 게다가 유연성은 사용자들이 CMOS imagers를 가지고서 보다 CCDs를 가지고서 시스템 차별성을 더 크게 획득할 수 있다는 것을 의미한다.
두 기술들 사이의 유지비용은 거의 같다. 이것은 사실상 오로지 CMOS imager 회사들 전부의 전통적인 마케팅 광고에 대한 주요한 반박(contradiction)이다.
3. 어떤 것이 더 싼가?
이미지 센서들에 대한 가장 큰 오해들 중 하나는 가격이다.
많은 초기의 CMOS 옹호자들은 그들의 기술이 주요한(mainstream) 로직 및 메모리 소자들과 동일한 대량 웨이퍼 공정라인들에서 제조될 수 있기 때문에 대단히 더 싸질 것이라고 주장했다. 이 가정이 증명되었다면 CMOS는 CCDs보다 더 싸져야 할 것이다.
그러나 좋은 전자 광학적 성능을 위하여 요구되는 조정들은 CMOS imagers가 specialty, 더 낮은 볼륨, 광학적으로 변경된 혼합된 신호 공정들 및 제조라인들에서 만들어져야 한다는 것을 의미한다.
이것은 CMOS 및 CCD 이미지 센서들이 비슷한 양으로 제조될 때 그리고 cosmetic grading 과 실리콘 분야와 비교할 때 현저하게 다른 비용들을 갖지 않는다는 것을 의미한다. 두 기술들은 상당한 정도의 양을 제공하지만 넘볼 수 없는 규모의 경제를 서로에 대해 수립할 수 있는 그러한 유리한 위치를 차지하는 우월함을 가지지 않는다.
CMOS는 타이밍 생성, 바이어스화, 아날로그 신호 처리, 디지털화, 인터페이스 및 피드백 회로와 같은 관련된 회로 기능들의 비용을 고려할 때 시스템 레벨에서 CCD보다 더 저렴할 지도 모른다. 그러나 그것은 순수한 이미지 센서 기능 그 자체를 위하여 부품수준에서 더 저렴한 것은 아니다.
특히 CMOS 사용자들을 위하여 가격을 둘러싸고 벌어지는 더 큰 이슈는 지속성(sustainability)이다. 많은 CMOS 생산시작은 대량의 응용들에 전용된다. 사업의 작은 토대로부터 가장 많은 양의 적용들을 추구하는 것은, 이들 회사들이 상품시장에서의 사업을 승리하기 위해서 그들의 비용들 이하로 가격을 책정해야만 한다는 것을 의미했었다. 몇몇 조업개시는 승리하여 그들의 가격들을 유지할 것이다. 다른 생산들은 승리하지 못할 것이며 가격들을 올려야할 것이다. 다른 생산시작들은 완전히 실패할 것이다.
CMOS 사용자들은 기술이 지속가능할지를 확신하기 위해서 그들의 공급자들의 수익성과 가격구조를 인식해야만 한다. 고객의 관심과 벤처 투자가들의 관심은 잘 조정되지 않는다: 투자가들은 비록 그것이 가장 높은 위험성을 의미한다 하더라도 가장 높은 수익을 원하며 반면에 고객들은 중류(midstream) 시스템 설계의 높은 비용이 변하기 때문에 안정성을 원한다.
대량 애플리케이션들이 소형 이미징 디바이스들과 높은 디지털 처리 속도들에 의해 가능해지기 때문에 점점 돈과 재능의 큰 부분이 CMOS 이미징으로 흘러들고 있다. 시간이 흐를수록 CMOS imagers는 고성능 응용들로 전진할 수 있을 것이다.
지금 이 순간 CCDs와 CMOS는 상보적인 기술들로 남아있다 - 어떤 것은 다른 것이 할 수 없는 것들 특출나게 할 수 있다. CMOS imagers가 점점 더 많은 CCD의 전통적인 응용들을 소비함으로써 시간이 흐를수록 이러한 딱딱한 차이들은 부드러워질 것이다. 그러나 이러한 과정은 적어도 10년이 걸릴 것이다.
CCD 검출기들이 20여전 전에 소비자 캠코더 시장에 진입했을 때 그것들은 오늘날의 상보성 금속산화물 반도체(CMOS)와 동일한 원리에 기초했던 금속산화물 반도체(metal oxide semiconductor, MOS) 이미지 센서들로부터의 도전에 직면하였다. 그러나 극단적인 이미지 불균일성, 또는 고정된 패턴잡음(fixed-pattern noise)은 MOS 검출기들이 상업적으로 성공하는 것을 가로막았다.
향상된 아키텍처와 제작기술을 이용함으로써 CMOS 이미지 센서들은 CCD 검출기들에게 도전하기 위해 다시 돌아왔다. 향상된 기술은 설계자에게 새로운 선택들을 제공하며 그 결과 오늘날의 저급 CMOS 제품들은 더 전통적인 기술과 경쟁할 수 있다.
1. 설계 및 동작(design and operation)
CMOS imager는 많은 다른 출력 단계들을 통하여 외부세계로 그것들의 정보를 병렬로 전송한다. CMOS xy-주소지정 가능한 imager는 그것들 각각이 스위치로서 작동하는 하나의 MOS 트랜지스터로 제공되는 포토다이오드들의 매트릭스로 구성된다.
수동형 픽셀(passive-pixel) CMOS imagers-모든 픽셀에 주소지정이 가능한 트랜지스터들을 갖는 간단한 포토다이오드들-는 높은 수준의 잡음과 FPN으로 고통받는다. 능동형 픽셀 센서(active pixel sensor)를 만들기 위해서 각 픽셀과 증폭회로를 통합함으로써 설계자들은 디바이스의 신호 대 잡음비(SNR)를 강화할 수 있고 그 결과로써 수동형 설계보다 몇 배 더 우수한 FPN과 전반적인 잡음성능을 얻는다. 픽셀 그 자체는 오직 드라이버 트랜지스터만을 포함한다; source-follower의 부하는 동일한 열(column)에 속하는 픽셀들 전부에게 공통이다.
2차원 공간정보를 전기적 신호들의 직렬 스트림으로 변환하기 위해서 전자적 스캔 회로들이 각 픽셀을 순차적으로 읽는다. 새로운 필드의 시작에서, 수직 스캔 회로는 행(row)의 MOS 스위치들의 게이트들 전부를 high DC 전압으로 설정함으로써 픽셀들의 한 행을 선택한다. 그 다음에 수평 스캔 회로는 동일한 기법을 사용하여 하나의 특정한 열에 있는 픽셀들을 선택한다. 결과적으로 2차원 매트릭스에 있는 오직 하나의 픽셀이 그 픽셀을 판독하기 위하여 전자적으로 선택하는 열과 행 스위치 모두에서 high DC 전압을 가진다. 픽셀이 그것의 정보를 출력 단계로 덤프한 후에 새로운 집적을 시작하기 위해서 리셋하고 판독과정은 그 행에 있는 다음 픽셀로 진행한다.
APS를 위한 가장 흔한 픽셀 아키텍처들은 포토게이트 변환(photogate conversion) 및 포토다이오드 변환(photodiode conversion)이다(그림 2를 보라). 포토게이트 설계에서 일단 스캔 회로가 하나의 픽셀을 선택하면 전송게이트 상에서의 하나의 펄스가 감광영역(photosensitive area)으로부터 floating-diffusion 증폭기를 향해서 데이터의 전송을 트리거한다. 포토다이오드 픽셀은 변환을 수행하는 장소로부터 출력확산(output diffusion)을 향한 데이터의 추가적인 전송을 제외하면 포토게이트 픽셀과 매우 유사하게 보인다.
그림 2. 포토게이트 설계(왼쪽)는 저조도 이미징을 위하여 낮은 잡음동작을 제공한다.
소비자 응용들을 위한 경제적 설계인 포토다이오드 아키텍처(오른쪽)는
출력 diffusion을 향하여 추가적인 운송(transport)을 제공한다.
2. 성능을 강화시키기(Enhancing performance)
제조업체들은 처음에 0.6 미크론 최소 배선폭, 단일 레벨 폴리실리콘, 3층 금속에 의해 특징을 부여받는, DRAM 공정들을 사용하여 CMOS 이미지 센서들을 제작하였다. 비록 경제적이기는 해도 DRAM 공정들은 감도 및 노이즈 문제들을 갖는 디바이스들을 산출한다.
이들 성능 단점들을 극복하기 위한 첫 번째 단계는 DRAM 공정으로부터 아날로그 CMOS 공정으로 전환하는 것이다. 비록 그것이 더 복잡하긴 해도 방법은 캐패시터들, 정확한 레지스터들, 잘 매칭되는 트랜지스터들을 위하여 향상된 제작 능력들을 제공함으로써 향상된 FPN 및 이미징 성능을 갖는 디바이스들을 산출한다. 그러나 결과하는 이미지 센서들은 여전히 CCD 검출기들의 수준에는 도달하지 못한다.
디바이스의 이미징 품질을 향상시키기 위해서 제조업체들은 스펙트럼 응답 및/또는 잡음 성능을 최적화하도록 존재하는 CMOS 공정을 변경해야만 한다. 예를 들어 SeeMOS(Philips Semiconductors Image Sensors: Eindhoven, Netherlands)는 고품질의 CMOS 이미지 센서들을 제조하기 위해서 설계된 최적화된 0.35 미크론 CMOS 공정이다.
3. 감도를 향상시키기(Improving sensitivity)
이론적으로 포토다이오드 기반의 APS 픽셀은 빛에 대한 큰 감도를 보여줄 수 있지만 표준 CMOS 공정들을 통해서 제작된 디바이스들은 얕은 포토다이오드 접합들 및 제한된 fill factors에 의해서 방해된다. 그러나 공정 조정들이 이들 단점들을 보상할 수 있다.
표준 CMOS 공정들은 약 0.25미크론 깊이인 포토다이오드 접합들을 산출하여 청색 및 녹색광에 대한 감도를 제공하지만 적색 파장에 대해서는 거의 응답하지 않는다. 적색 광자들은 흡수되기 전에 실리콘 속으로 최대 3미크론까지 투과하며 만일 금속(metallurgical) 접합 주위의 결핍층(depletion layer)이 이들 깊이에 도달하지 않는다면 상실된다. 설계자들은 여분의 붕소(boron) 또는 인(phosphorus) implantations를 표준 CMOS 공정으로 도입하여, 생성된 전자들을 포착하기 위해서 더 깊은 결핍층을 제공함으로써 이 효과를 보상할 수 있다.
낮은 fill factor(활성영역(active region) 대 전체 픽셀구역(total pixel area)의 비) 또한 디바이스 민감도를 감소시킨다. 검출기 어레이속에 있는 각 픽셀은 감광 활성영역(photosensitive active region)과 동일한 영역을 포함하는 적어도 세 개의 트랜지스터들을 결합한다. 트랜지스터들이 빛에 민감하지 않기 때문에, 그것들의 존재는 픽셀 당 fill factor를 25% 만큼 낮게 떨어뜨린다.
마이크로렌즈(microlens)들은 트랜지스터들 위로 정상적으로 충돌하는 광자들을 활성영역으로 집속(focusing)함으로써 이 효과를 중화시켜서 감도를 2.5배 향상시킬 수 있다. 불행하게도 마이크로렌즈로 만들어진 이미지 센서들은 입사하는 광선들의 입사각의 함수로서 감도의 강한 종속성을 보여준다. 이 효과는 마이크로렌즈들의 이익들을 더 큰 f-수들로 제한할 수 있다.
4. 잡음을 감소시키기(Reducing noise)
CMOS 이미지 센서에 의해서 공급되는 비디오신호 속에 있는 잡음은 photon shot noise, dark-current shot noise, reset noise, 그리고 thermal noise로 구성된다.
Photon shot noise는 하나의 픽셀 위에 떨어지는 광자들의 양의 불확정성(uncertainty)이다. 비디오 응용들에서 인간의 눈은 이러한 잡음성분을 제거하지만 디지털 스틸 이미지들속에 있는 photon shot noise의 존재는 심각하게 센서 성능을 방해할 수 있다.
Dark-current shot noise는 조명이 부재한 픽셀들에 의해서 생성되는 잡음성분이다. dark current 그 자체는 취소될 수 있으며 dark-current 비균일성들은 하나의 완전한 프레임 또는 이미지를 포함할 수 있는 여분의 메모리인 추가적인 프레임 저장장소를 이용하여 정정될 수 있다. 그러나 오늘날의 CMOS imagers 대부분은 저급 응용들에 초점을 맞추고 있으며 그래서 추가적인 프레임 저장소는 항상 입수 가능한 것은 아니다.
비록 dark-current shot noise를 제거하는 것이 불가능할 지라도 설계자들은 전반적인 dark-current 생성을 최소화함으로써 FPN의 그것뿐만 아니라 shot noise의 효과를 줄일 수 있다. 하나의 기법은 포토다이오드의 꼭대기에 있는 얕은 p+층이 홀들을 사용하여 인터페이스 상태들을 채우고 그 결과로서 그것들이 dark current를 생성하는 것을 방지하는, 핀으로 연결된 포토다이오드들(pinnned photodiodes)의 사용을 포함한다.
또 다른 잡음의 원천인 pixel-reset noise는 imager의 SNR을 제한하는 요소가 될 수 있다. 모든 reset 행위 후에 floating diffusions의 캐패시턴스는 잡음을 생성하는 reset 레지스터를 통해 재충전할 수 있다. reset noise는 reset noise가 단독으로 측정되고 그리고 나서 비디오신호 + reset noise의 측정으로부터 뺄셈되는, 상관된 이중 샘플링(correlated-double sampling, CDS)을 사용하여 상쇄될 수 있다.
CDS 또한 1/f 잡음의 주요한 부분을 상쇄한다. CDS를 수행하기 위해서 장치는 전자 수집위치(electron collection site)와 각 픽셀 상에서 개별적인 측정위치를 포함해야 한다. 단일 포토다이오드 아키텍처들을 갖는 픽셀들은 CDS와 호환가능하지 않지만 포토게이트 아키텍처는 그 기법에 잘 들어맞는다. 늘 그렇듯이 그곳에도 절충들이 존재한다. 비록 포토게이트 설계가 CDS와 호환 가능하더라도 그것은 모든 픽셀 내부에서 여분의 트랜지스터를 요구하며 그 결과 fill factor를 더 감소시킨다.
마지막 잡음원은 모든 픽셀 속에 존재하는 전자회로에 의해 생성되는 열 잡음이다. CMOS 픽셀 판독시퀀스는 열 잡음을 최소화한다. 모든 픽셀의 판독속도는 상대적으로 낮으며(전체 프레임을 위하여 한번의 읽기 사이클) 그래서 모든 픽셀 내부에서의 증폭기의 대역폭은 매우 작다.
5. 아키텍처를 최적화하기.
CMOS imager 성능은 전반적인 이미지 센서의 아키텍처뿐만 아니라 개별적인 픽셀의 아키텍처에도 의존한다. CCD 검출기들과는 달리 기본적인 CMOS imager는 집적주기의 시작과 끝이 각 픽셀마다 다른 회전 집적 사이클(rolling integration cycle)을 사용한다. 이러한 방법은 집적시간들이 짧을 때, 또는 디바이스가 플래쉬 램프, 스트로브, 또는 형광등과 함께 운영될 때 빈약한 결과들을 산출할 수 있다.
순간적인 픽셀 집적을 얻기 위해서-freeze-frame shutter- 디바이스는 모든 픽셀 속에 있는 여분의 트랜지스터와 여분의 캐패시터의 비용에서 구현될 수 있는 in-pixel 저장장치(in-pixel storage) 기능을 요구한다. 어떤 경우들에서 이 아키텍처는 비록 동시에는 아니지만 여분의 저장장치 및 CDS 기능 모두를 제공할 수 있다. 그러한 디바이스들은 다음의 두 가지 모드들 중 하나의 모드로 작동한다: 동기적인 집적(synchronous integration) 또는 CDS.
CMOS 설계자들은 온칩 A/D 변환을 수행하는 옵션을 가진다. 변환은 단일 A/D 변환기(ADC)를 가지고 구현될 수 있지만 변환기는 응용에 의해서 지시되는 속도로 동작해야만 한다. 예를 들어 초 당 60 프레임으로 동작하는 VGA imager(640x480)는 20MHz 변환속도를 강제한다. 칩 위에 이들 특성들을 갖는 저 전력 ADC를 구현하는 것은 어려운 일이다.
속도문제는 모든 열(column)에 ADC를 도입함으로써 극복될 수 있는데 이러한 예의 경우에 각 회로에 의해서 요구되는 동작속도를 640분의 1로 더 낮게 할 것이다. 열-당 ADC를 도입하는 방법의 주요한 단점은 fill factor에서의 감소이다. 0.5 미크론 공정으로 제작된 5미크론 픽셀들을 갖는 VGA 이미지 센서를 위하여 ADC는 초점면(focal plane) 면적의 50%를 차지할 것이다. 이것은 궁극적으로 이러한 종류의 아키텍처의 가격을 매우 높게 만든다. 놀랍지도 않게 대부분의 상업적 제품들은 아직도 단일 ADC 솔루션을 사용한다.
6. 미래를 바라보기(Looking to the future)
CMOS imager는 반도체 제작기술에 대한 향상들로부터 이익을 얻는다. 비록 imager를 위하여 외부적인 광학기기들이 초점면 영역을 결정하지만 온 칩 electronics 및 in-pixel 회로 모두 제조업체들이 더 진취적인 기술들을 개발할 때 훨씬 더 작아질 수 있다.
불행하게도 비록 새로운 기술들이 회로의 크기들을 줄일지라도 그것들은 또한 다음과 같은 방식들로 이미징 기능을 심각하게 제한한다: 금속접합들(metallurgical junctions)이 더 얕아지게 되는데 그것은 빛에 대한 민감도를 저하시키고 dark current를 증가시킨다; 접합들의 salicidation은 저항성(resistivity)을 최소화하지만 접합들을 들어오는 광자들에 대해 불투명하도록 만든다;금속층들의 수를 증가시키는 것은 전체적인 스택의 물리적인 높이를 증가시키며 심지어는 마이크로렌즈들의 경우에서 조차 빛에 대한 감도를 방해한다; 그리고 전력공급들을 줄이는 것은 imagers의 동적 범위를 제한한다.
분명히 0.18 미크론보다 더 작은 임계크기(critical dimensions)들을 위하여 설계된 표준 공정들을 사용하여 고성능 CMOS 이미지 센서들을 제작한다는 것은 하나의 도전이 될 것이다. 위에서 언급된 문제들을 극복하기 위해서 새로운 공정들이 CMOS 이미지 센서들을 CCD imagers의 성능수준까지 이끌어갈 필요가 있을 것이다.
상보성 금속 산화물 반도체(complementary-metal-oxide-semiconductor, CMOS) 이미징 검출기들이 CCD(charge-coupled-device) 검출기 영역으로 들어오기 시작한지도 거의 10여년이 지났다. 새로운 기술의 옹호자들에 의해서 제기된 초기 주장들은 그룹들 사이의 격렬한 경쟁을 만들어내었다. 그러나 분명한 지표들이 이제는 성능의 강점들과 약점들이 실제로 놓여있는 지점을 보여주기 때문에 이러한 논쟁은 마침내 진정되기 시작했다. 어떤 믿음들과는 반대로 두 기술들은 정말로 미래에는 공존하게 될 것이다.
영상 커뮤니티에서의 이러한 주장은 절대적인 테스트 방법론들을 사용하는 주의 깊은 센서의 특성묘사를 통해서 제기되고 있다[1]. 성능, 통합레벨, 그리고 비용과 같은 변수들의 견지에서 특정한 애플리케이션들의 요구들은 CMOS와 CCD 선택의 주요한 구동기들이 되고 있다. 예를 들어 CMOS 검출기들은 저가 이미징 시장을 지배하기 시작하고 있으며 반면에 CCDs는 고성능 이미징 요구들을 만족시키고 있다.
성능에서의 대비는 우리가 과학적 응용들을 고려할 때 가장 명백하다. 우리는 이미지를 생성하는 네 가지의 운용상의 작업들을 재검토함으로써 효과적인 성능비교들과 미래로의 투영을 수행할 수 있다: 전하생성(charge generation), 전하수집(charge collection), 전하전송(charge transfer), 및 전하측정(charge measurement).
1. 전하생성(Charge Generation)
첫 번째 동작인 전하생성은 들어오는 광자들을 가로채서 광전자 효과를 통해 신호 전자들(signal electrons)을 생성할 수 있는 능력이다. 이 과정은 양자효과(quantum efficiency, QE)라 불리는 성능 파라미터에 의해서 기술된다. 이상적인 센서는 모든 파장대에서 100%의 QE를 가질 것이지만 그러나 자연계에는 이러한 종류가 거의 존재하지 않는다.
높은 응답을 얻기 위해서 센서 제조업체들은 세 가지 종류의 손실(loss)들, 즉 흡수(absorption), 반사(reflection) 그리고 투과(transmission)를 최소화해야만 한다. 흡수손실은 일반적으로 픽셀의 위쪽 그리고 픽셀 내부에 위치하는 광학적으로 사각구조들(dead structures)과 관계가 있다. 반사 및 투과 손실들은 실리콘의 물리적 특성들에 고유한 것들이다. 어떤 파장들에서 반사손실은 상당하다; 예를 들어 250nm에서 반사손실은 70%에 달한다. 투과손실은 들어오는 광자들이 신호전하(signal charge)를 생성하지 않고 보통 10 미크론 두께의 영역인 센서의 감광체적(?) (photosensitive volume)을 통과할 때 발생한다. 이 문제는 매우 긴 파장들과 매우 짧은 파장들, 즉 근적외선(700nm 이상) 및 소프트 X-선(0.2 nm 이하) 스펙트럼 영역들에서 분명해진다.
CMOS 어레이들은 판독(readout)을 위하여 각 픽셀과 결합된 금속 산화물 반도체 장 효과 트랜지스터들(metal-oxide-semiconductor-field-effect transistors, MOSFETs)이 광학적으로 사각이며(dead) 그 결과 각 픽셀이 세 가지 트랜지스터들(그림 1을 보라) 중 취소값을 요구하기 때문에 CCDs보다 흡수손실에서 더 큰 어려움을 경험한다. 판독을 위하여 활성 트랜지스터들을 요구하지 않는 CCD 픽셀들에서 그것들은 전체 픽셀이 100%의 fill factor로 민감하도록 구성된다(그림 2를 보라). CMOS 센서들은 또한 MOSFET들을 상호연결하기 위해 몇 개의 금속 층들을 요구한다. 버스들은 픽셀 위쪽으로 stack되고 interleave되어 들어오는 광자들이 통과해야만 하는 “광학적 터널”을 만든다. 금속 스택은 보통 몇 미크론 높이이며 vignetting, 픽셀 크로스토크(pixel crosstalk), 빛 산란(light scattering),그리고 회절(diffraction)을 포함하여 낮은 f-수 광학적 시스템들을 위하여 바람직하지 않은 한 무리의 광학적 효과들을 생성할 수 있다.
그림 1. 하나의 CMOS 픽셀의 단면은 이미지를 생성하기 위해 요구되는 네 가지 주요기능을 보여줌.
그림 2. 하나의 CCD 픽셀의 단면이 이미지를 생성하기 위해서 요구되는 네 가지 주요기능을 보여줌.
픽셀 위쪽을 빛 차폐(light shields)를 사용하여 문제를 제어할 수 있지만 그러나 그것은 fill factor를 감소시킨다. 또한 효과는 빛을 픽셀로 향하도록 돕기 위해서 마이크로렌즈들을 사용함으로써 다소 억제될 수 있다. 그러나 마이크로렌즈를 갖춘 imagers는 입사하는 광자의 파장과 입사각에 강한 민감도 의존성을 보여준다. 이와는 대조적으로, 보통 CCDs는 픽셀들을 정의하기 위해서 실리콘 표면에 가깝게 놓이는 얇아지고(0.4미크론 이하) 겹쳐진 폴리실리콘 게이트들을 사용한다. 위에서의 CMOS 문제들은 주로 작은 픽셀 디바이스와 관계된다; 10미크론 보다 더 큰 픽셀들을 갖는 디바이스들에 대해서는 두 기술들의 QE 성능이 비교가능하다.
QE 성능을 최적화하기 위해서 두 종류의 이미징 검출기들은 얇아지고(thinned) 후면(rear side)으로부터 조명이 비추어질 수 있으며 그 결과 소프트 X-선으로부터 근적외선 스펙트럼 영역들(0.1~1000nm)까지의 스펙트럼 응답을 제공할 수 있다. 후면조명(backside illumination)은 100% fill factor를 갖는 픽셀을 만듦으로써 흡수손실을 제거한다. 반사방지 코팅들을 적용하면 반사손실을 제거하고 검출기의 투과손실만을 남겨둔다. 후방조명은 CCD의 발명 이래로 사용되어 왔으며 가시 스펙트럼에서 90%정도 높은 QEs를 갖는 최신의 검출기들을 산출하였다.
back-thin된 디바이스들에서의 입사광이 픽셀의 전면(front side)이 아닌 후면(backside)에 충돌하기 때문에 박층화(thinning)는 향상된 구동을 위하여 더 넓은 MOSFET 버스 선들을 허용하는 반면에 잠재적으로 CMOS 광학적 터널 문제를 피할 수 있다. CMOS 그룹들은 얇은 검출기들의 테스트를 막 시작하였다. 이 기술이 미래에 어디로 인도될지를 보는 것도 흥미로운 일이 될 것이다.
2. 전하수집(Charge Collection)
전자적 이미지를 생성하는데 있어서의 두 번째 동작 작업인 전하수집은 전자들이 생성된 후에 이미지를 정확하게 재생하기 위한 센서의 능력을 의미한다. 네 가지의 파라미터들이 이 과정을 지배한다: 칩 상의 픽셀들의 수, 하나의 픽셀이 유지할 수 있는 신호 전하들의 수(최대 우물 용량(full well capacity)으로 알려진), 픽셀마다의 민감도에서의 변화, 그리고 그것의 근방들에 대한 손실 없이 효율적으로 캐리어들을 수집하기 위한 픽셀의 능력. CCDs는 픽셀들의 수를 위한 기록을 유지하지만 CMOS 엔지니어들은 설계도면에서 4000x4000 픽셀들 이상의 것으로 설계한다. 비록 CCDs가 대개 디바이스들이 더 큰 우물용량을 야기하는 더 높은 클럭 전압들을 가지고 구동되기 때문에 slight edge를 가질지라도, 최대 우물(full well) 성능은 두 기술들을 위하여 비교가능하다. 픽셀 대 픽셀 감도 비균일성 또는 고정된 패턴잡음(fixed pattern noise, FPN)은 주로 제작주물에서 정의된 픽셀들의 geometry에서의 약간의 크기변화들에 의해 초래된다. 두 기술들 모두 평균적인 신호레벨의 약 1%의 비균일함을 나타내며 그래서 비교가능하다.
그림 3. 광자들이 어레이속으로 더 깊이 투과할 때 더 효과있는, 전하확산에 기이하는 우수하고 빈약한 CCE 성능을 보여주는 4000A 및 9000A 이미지들
네 번째 파라미터인 전하 수집 효율(charge collection efficiency, CCE)는 그것이 검출기의 공간적 해상도를 정의하기 때문에 중요하다. 이상적으로 광자노출(photon exposure)에 기인하여 생성되는 전자들은 표적 픽셀 속에 유지될 수 있다. 약하거나 존재하지 않는 전기장의 존재에서, 열적 확산(thermal diffusion)은 인접한 픽셀들 속으로 떠돌아다니거나 확산하는 전자들을 결과하여 크로스토크를 생성할 수 있다. 다른 한편으로 전기장의 존재에서, 확산은 전자들이 움직이더라도 표적픽셀 내에 유지되도록 한다. 열적 확산은 이미지가 초점이 맞지 않은 것처럼 만들며 픽셀 크기가 줄어들 때 증가한다(그림 3을 보라). 픽셀 크로스토크(pixel crosstalk)는 매우 약한 전기장이 존재할 때, 센서 속으로 깊게 투과하는 근적외선 및 소프트 X-선 광자들에게서 가장 분명히 보인다.
CCD 제조업체들은 전기장 깊이가 저항률 및 적용된 전압의 제곱자승의 함수로서 변한다는 사실의 이점을 취하기 위해서 고저항률(high-resistivity) 실리콘 웨이퍼들과 고전압 클록을 사용함으로써 확산의 부정적인(negative) 효과들을 제거하였다. CCD 전기장은 보통 7~10까지 확대되며 근적외선 스펙트럼영역(700~1100nm)으로의 완전한 스펙트럼 적용범위를 허용한다.
대조적으로 CMOS 어레이들을 위한 CCE 성능은 표준 파운드리 공정들이 낮은 저항성 실리콘을 사용하고 낮은 전압구동을 요구하기 때문에 상대적으로 빈약하다. CMOS 공정들을 위한 전형적인 전기장 깊이들은 겨우 1~2미크론까지만 확대되는데 이것은 스펙트럼 적용범위를 650nm 이하로 제한한다. 실리콘 저항성 요구는 thinning이 약 8미크론보다 더 얇지 않도록 제한되기 때문에 후방으로부터 조명이 비추어지는 디바이스들에게 더 중요하다. 그래서 높은 저항성 재료는 얇아진 막(thinned membrane)을 통하여 수집 장들(collecting fields)을 생성하기 위해서 요구된다. 확산문제는 CMOS 그룹들이 주문형 팹 공정들을 제공하는 파운드리들을 가지고 작업하도록 강제한다. 그러나 수집(collection)에서의 향상들은 아마도 다른 문제들을 야기할 것이다. 예를 들면, 단일 이벤트 전도(single-event upset)들은 CMOS 회로에 공통적이며 온칩 로직 회로와 관련된 바닥 되튐(ground bounce) 문제들은 실리콘 저항성이 증가할 때 더 뚜렷해진다.
3. 전하전송(Charge Transfer)
세 번째 동작작업인 전하전송은 CCD 작동에 특히 중요하다. 매우 큰 어레이들을 위하여 작은 전하패킷은 출력 증폭기에 도달하기 위해서 몇 인치의 실리콘 층을 통해서 전송될 필요가 있을 것이다. 신호채널은 설계, 처리 또는 심지어는 실리콘 그 자체에서의 결함들(flaws) 에 의해서 유도되는 전자 트랩들의 공동(void)이 되어야만 한다. 어떤 과학용 CCD 적용들을 위하여 전하전송과정은 99.9999%로 효율적이 되어야만 한다. 이것은 CCD를 실리콘을 손상시키고 전자 트랩들, 예를 들어 우주에서의 고에너지 양자들(protons)을 유도하는 고-에너지 복사원들에 극히 민감하게 만든다.
이와는 대조적으로 CMOS 픽셀들은 직접적으로 주소지정이 가능하며 이리하여 많은 전하-전송 이슈들을 피한다. 그러나 영상영역(?)(photo region)으로부터 판독영역으로 전하를 전송하는 고성능 CMOS 픽셀들은 전송 문제들을 겪는다. 전하를 완전하게 전송하기 위한 센서의 능력은 영역들 사이의 전기장 세기에 의존한다. 이리하여 저전압 동작을 위한 요구들은 비록 단일 전송이 포함될 지라도 전하전송이 CMOS 그룹들에게는 어려운 것으로 만든다.
4. 전하측정(Charge Measurement)
마지막 주요한 동작은 신호전하를 측정하는 것이다. CMOS 및 CCD를 위한 판독과정은 동일하다. 출력 MOSFET 증폭기에 연결된 캐패시터는 신호전하를 전압으로 변환한다. 설계자들은 이 캐패시터를 극히 작게 만들어서 증폭기들의 이득과 잡음원들에 대한 출력 신호들의 이득을 증가시키기 위해서 부지런하게 연구해왔다. 게다가, 엔지니어들은 트랜지스터를 통해 흐르는 전류에서의 랜덤한 교란들로부터의 잡음을 최소화하도록 MOSFET의 geometry와 전기적 바이어스를 설계한다. 이론적으로 CMOS 및 CCD 검출기들에서의 증폭기들은 동일한 잡음레벨을 전달할 수 있다.
CCDs는 50kpix/s 이하의 running scans에 의하여 read noise floor를 1 e-rms 아래로 강제한다(그림 4을 보라). 낮은 잡음은 단지 주의 깊은 증폭기 설계에 의해서뿐만 아니라 비디오신호를 처리하는 전자부품들의 설계에 의해서 획득된다. 신호를 동반하는 raw 출력 잡음은 증폭기의 민감도에 의존하여 20~100 e- rms 사이이다. 주문형 디지털 필터링 회로들은 잡음레벨을 이론적인 레벨들까지 감소시킬 수 있다. 예를 들어 허블우주 망원경에 있는 CCDs는 몇 전자들의 수준에서의 잡음을 보여준다.
그림 4. The flat field signal-to-noise performance as a function of green lux(4x10^11 photons/cm^2-s) for a typical 3T CMOS array compared to a scientific backside -illuminated CCD array shows shot(dotted lines) and pixel nonuniformity(solid lines) noise-limited responses.
CMOS 검출기들은 아날로그 처리 회로가 칩 위에 존재하기 때문에 저-잡음 성능을 얻는 것은 상당히 더 어렵다. 이러한 요구는 저-잡음 회로들을 최적으로 설계하는 것을 다루기 힘든 것으로 만든다. 예를 들어 CCD 카메라들은 전기적 대역폭을 제어하기 위해서 캐패시터들을 사용함으로써 white noise를 배제한다. CMOS 설계자들은 필터들을 추가하는 것이 극히 큰 칩을 산출할 것이기 때문에 이러한 사치품(=캐패시터)을 가지지 않는다. 그러므로 CMOS 회로들은 대개 open 대역폭 조건들 하에서 동작하는데 이것은 잡음이 더 많은 디바이스를 결과한다. 온-칩 ADC 회로를 최적화하는 것은 또한 어려움 일임이 증명되었다. 과학용 CCDs는 자주 16-비트 ADCs를 사용하는데 그것은 CMOS 어레이들 상에서 구현하기 매우 어렵다.
저-출력 증폭기 잡음을 얻기 위해서는 설계자들은 잡음의 몇 가지 다른 소스들과 투쟁해야만 한다. 예를 들어 세 개의 트랜지스터 판독을 갖는 대다수의 CMOS 픽셀들은 감지-노드 캐패시터(sense-node capacitor)가 리셋할 때 생성되는 큰 잡음요소인 소위 kTC 리셋 잡음에 의해 제한된다. CCD 판독설계의 직렬적 본성은 리셋 잡음이 상관된 이중 샘플링 회로(correlated double sampling circuits)들에 의해서 완전하게 제거될 수 있도록 한다. CMOS 이미지 센서들이 경쟁할 수 있기 위해서는 그것들은 전하전송을 판독할 수 있는 custom 픽셀들을 요구한다. thermal dark current 및 그것과 연관된 잡음 또한 두 종류의 검출기들 사이의 중요한 차이를 구성한다. CCDs의 제조업체들은 dark current를 300K에서 10 pA/cm^2 만큼 낮은 레벨들로 줄이기 위해서 multi-pinned-phase(MPP) CCDs에서와 같은 custom 공정들을 사용하고 있다.
그림 5. 그림은 저전력 동작을 위하여 개발된 소형 640x480 CMOS 비디오 카메라이다.
다시한번, 100~2000 pA/cm^2까지의 dark currents를 가지는 CMOS 센서들은 경쟁을 위해서는 주문형 설계들 및 팹 기법들을 요구한다. CMOS 센서들은 또한 온칩 로직과 ADC 회로에 의해 생성되는 수많은 전기적 ground-bounce 잡음문제들과 투쟁해야만 한다. 이들 잡음 원들은 실제로 제어하기 매우 어려우며 reset noise level 이상의 센서의 noise floor를 매우 자주 제한한다.
비록 CMOS 설계자들이 현재 과학용 CCDs과의 경쟁에서 어려움들에 직면하고 있지만 기술은 어떤 고성능 분야들에서 경쟁력을 가질 수 있다. CMOS 판독은 예를 들어 높은 프레임율을 요구하는 과학적 응용들을 위하여 CCDs 보다 상당한 장점들을 보여주고 있다. CMOS 센서들은 보통 어레이의 각 열(column)에 위치하는 신호처리 회로를 가지고 병렬방식으로 픽셀들의 라인들을 읽는다. 크리티컬한 아날로그 sample-and-hold 기능들이 완료된 후에 처리된 데이터는 ADC에 대한 다중 채널들속으로 멀티플렉스된다. CCDs가 시리얼 디바이스이기 때문에 단일채널 처리수행은 훨씬 더 높은 픽셀 샘플 율을 결과한다. 예를 들어 HDTV CCDs는 70Mpixels/s 이상에서 전하들을 읽는 반면에 CMOS HDTV 어레이들을 위한 판독은 라인 시간(약 100,000 라인/초)에서 읽는다. 그러므로 CMOS 읽기 잡음은 높은 프레임율들에서 상당히 더 낮다.
CCDs 및 CMOS 검출기들 각각은 분명히 특정한 영역들에서 장점을 가진다. 엔지니어들이 디바이스들의 성능을 향상시키는 것에서 진전을 이루고 있는 한, 각 기술은 이미징 커뮤니티에서 자신들의 자리를 잡을 것처럼 보인다.
