아마도 "모든 아키텍쳐에 공통적으로 적용할 수 있는 IPC공식은 없다"는게 정답이 될 것 같군요.
IPC의 가장 근본이 되는 개념은 물론 파이프라인의 stage입니다.(기초적인 개념은 아시리라 생각하고 넘어가겠습니다.)
AMD가 펜티엄4가 나오고 나서 애슬론 XP를 공개하면서 PR마케팅을 시작한것도 이 IPC때문입니다만, 그런 주장이 나온 가장 근본적인 원인은 넷버스트의 하이퍼파이프라인때문이겠지요.
K7이 12stage인 것에 비해 넷버스트의 경우 20stage이므로, 단순 산술적으로 비교하면 K7에 비해 3/5로 IPC가 낮아지는 셈이 됩니다.
하지만 여기서부터가 아까 말씀드린 답변과 연관이 되는 것으로, IPC는 단순히 이러한 파이프라인의 stage수에 의해서 결정되는 것이 아니고 여러가지 요인이 복잡하게 작용하는 것입니다.
질문에서 여러가지 언급을 해놓으셨습니다만, 펜티엄4의 경우를 예로 든다면(넷버스트) 주로 손꼽을수 있는 IPC저하를 막는 노력(즉, 파이프라인의 stage수를 통한 단순한 산술적 비교만큼 떨어지는 것을 막는 노력)은 다음과 같습니다.
ETC의 도입
ADE의 발전
REE 도입
HT의 도입
이러한 노력을 통해 분기예측실패를 막아서 파이프라인 버블의 발생을 막고, IPC효율을 다른방법으로 높이는 기술이 적용된 것입니다.
요약하자면, 파이프라인의 stage수가 늘어날수록 IPC가 떨어지는 것이며, 이러한 것을 보완하기 위해 각 프로세서들 마다 다양한 방법을 아키텍쳐에 담아 구현하게 되므로 뭔가 딱 집어내어서 "이것이 IPC공식이다."라고 말하기는 어렵다는 것입니다.
또한 프로세서들간에 비교평가는 가능할지 몰라도 "클럭당 실행되는 명령어수는 몇개이다"라고 딱히 말하기는 어렵습니다.
실제로 IPC를 문제삼았던 AMD의 경우에도 최초에 설정했던 PR넘버를 계산하기 위한 공식을 시간이 감에 따라 적절이 조정하기도 했었죠.(예를 들어 캐쉬가 늘어나자 PR로 커버하는 폭을 좀더 높이는 등의..)
즉, "요정도로 비교가능하지 않겠냐" 할 수는 있지만 정확한 수치를 계산할수는 없는것입니다.
넷버스트아키텍쳐가 공개되고 인텔이 발표한바에 따르면, 펜4는 펜3에 비해 IPC가 10~20%정도 떨어졌다고 합니다. stage수가 두배로 늘어난것에 비하면 방어(?)를 잘한셈인게죠.
아시다시피, 파이프라인의 stage가 늘어날수록 IPC는 떨어지지만 그만큼 클럭사이클은 줄일수 있습니다. 즉 보다 고클럭이 가능해지는 셈입니다.
파이프라인을 보다 깊게하고 여러가지 대응책을 마련하여 IPC저하는 최소화하면서도 클럭진척율은 보다 높이는 것이야 말로 가장 바람직한 일이라고 할 수 있을 것 같습니다.
한가지 또한 문제를 삼는다면, 말씀하신 "CPU의 성능 = 클럭 x IPC"라는 설명은 현재로서는 조금 부적절하다고 할 수 있습니다.
클럭 x IPC는 엄밀히 말하면 초당 실행가능한 명령어수가 되며, 여기에는 MMX이후 각광받기 시작한 SIMD(Single Instruction Multiple DATA : 하나의 명령으로 여러개의 데이터를 처리)기술이 전혀 고려되지 않기 때문입니다.
말하자면 CPU의 성능은 클럭에 비례, IPC에 비례, SIMD성능에 비례하게 됩니다.
따라서 현재 주로 논의되고 있는 CPU의 성능은 다음과 같습니다.(제 개인의견이 아닙니다.)
클럭 x IPC x 확장명령
물론 클럭과 IPC는 수치로서 주어질수 있지만, 확장명령의 경우는 그렇지 않을 수 있으니 문제를 삼을수 있지만, 개념은 저러하다는 것을 알아두셨으면 좋겠네요.
