midelsim Qna 관련 답변 8 페이지
verilog modelsim transcprit에 문장이...
verilog코딩할때 modelsim을 사용하는데 $display("")구문을 쓸 때 원래 transcprit에서... 근데 다른컴퓨터의 modelsim에서는 출력이되는데 제 프로그램에서는 출력이...
VHDL adder
VHDL 수업을 듣고 있는 학생입니다. 모델심에서 vhdl 코드로 adder 연산을 수행하려는데요. 우선 adder를 짜봤습니다. 4-bit...
modelsim 을 이용한 16진카운터 10진...
안녕하십니까 MODELSIM을 이용해서 16진,10진 카운터와 , fnd 테스트벤치를 만들다가 도저히 모르겠어서 만들어 주실분...
modelsim verilog 오류!!
자꾸 이오류가 뜨네여ㅠㅠㅠㅠ
태그: verilog, veriloghdl, modelsim, vhdl소스, verilog코드, 코딩, 하드웨어, 하드웨어설계
modelsim10.4a error loading design
module decoder3_8(a,b,c,y0,y1,y2,y3,y4,y5,y6,y7); output y0,y1,y2,y3,y4,y5,y6,y7; input a,b,c; assign y0=(~a*~b*~c); assign y1=(~a*~b*c); assign y2=(~a*b*~c)...
모델심 코딩창이 안떠요
모델심을 쓰는데 프로젝트를 생성하고 코드를 써야하는데 코드쓰는 창이 안뜹니다 더블클릭해서 창을 열라고 하면 '이 파일을 열거나 저장하시겠습니까' 라는 창이 뜨는데...
쿼터스2 모델심 시뮬레이션 tcl에러...
쿼터스랑 모델심 13.0을 오늘 깔고 소스랑 테스트밴치작성후 시뮬레이션버튼을 클릭하면 모델심으로 이동하자마자 시뮬안되고 이런 에러가 뜹니다! 오늘 아침부터 계속...
태그: modelsim, simulation, 쿼터스2, tcl
modelsim 사용할시에 wave 쪽 문제...
module do_tb(); reg x; reg y; wire s; wire co; do UUT( .x_in(x), .y_in(y), .sum(s), .carry(co) ); initial begin x=0; y=0; 100; x=1; 100; y=1; 100; x=1; y=1; 100; end endmodule 이게...
Altera Quartus 에서 Modelsim 하려면
... the ModelSim-Altera software -- the path to the location of the executables for the ModelSim-Altera... Error: Can't launch the ModelSim-Altera software...