midelsim Qna 관련 답변 7 페이지

Modelsim student edition

modelsim student edition을 이메일로 받아 클릭해서 400MB정도 되는 걸 다운 받았는데 install이 실행이 안되고 왜 저런창이 뜰까요...ㅠㅠ 원래 install창이...

태그: 컴퓨터, 모델심, modelsim, 디시설

verilog 모델심 질문이요

모델심으로 시뮬레이션 돌리면 그래프에 시간 단위가 ns단위던데 s단위로는 볼 수가 없나요? 제가 50MHz 신호를 받아서 1초단위로 카운트하는 회로를 시뮬레이션...

태그: 베릴로그, verilog, hdl, vhdl, quartus, modelsim, testbench

modelsim 다운로드 속도가;;

제가 hdl 설계과목 때문에 modelsim이라는 프로그램을 다운로드 받으려고 사이트 들어가고 다운로드 경로 찾아서 다운로드 받는데 갑자기 12시간이상 걸린다면서 다운로드가...

태그: modelsim, verilog

modelsim simualtion radix(모델심)

modelsim 시뮬레이션 장면인데요 단위가 이상해요..radix 변경을 해도 바뀌지가 않습니다 어떻게 해야하나요? ㅜㅜ

태그: modelsim, 모델심

FPGA 질문합니다.

문서를 보면서 코드를 작성하고 있는데 상각과 달리 동작이 이상해네요 동작은 아래와 같이 동작을 테스트 하고 싶습니다 그런데 결과가 아래와 같습니다....

태그: fpga, verilog, modelsim

verilog hdl 간단한 게임 코딩(FSM)...

글남겨주시면 쪽지하겠습니다 부탁드립니다. 답변 들어갑니다. 필자가 객관적으로 알아본 결과 잘 알겠습니다. 선 채택 바랍니다. 감사합니다.

태그: verilog, 베릴로그, veriloghdl, modelsim, 모델심, modelsimtestbench, 모델심테스트벤치, testbench

full adder(전가산기) or게이트와...

full adder(전가산기) or게이트와 2개의 decoder verilog 코드를 모르겠어서요 테스트벤치와 코드파일 부탁드려요ㅠㅠ 내공 100걸어요 ㅎㅎ...

태그: verilog, 베릴로그, full, adder, 전가산기, modelsim, decoder, 코드

베릴로그(verilog) 관련 질문이...

... vlog -work work1 -stats=none C:/intelFPGA_pro/17.1/HW3-1.v Model Technology ModelSim - Intel FPGA Edition vlog 10.5c Compiler 2017.01 Jan 23 2017...

태그: verilog, vespa, modelsim

모델심(modelsim) 에서...

모델심에서 베릴로그(verilog) 언어 사용중입니다. 음... 모델심에서도 매트랩 처럼 브레이크포인트 설정하고, 스텝, 스텝 인, 스텝 아웃.. 하면서 해당라인에서 업데이트 되는...

태그: 베릴로그, verilog, 모델심, modelsim, 매트랩, matlab

ModelSim Testbench 코드 (내공100!!!!)

모델심 테스트벤치 작성 도와주세요 ㅠㅠ 기본 코드는 아래와 같습니다. 엘레베이터를 구현한 것이고요. 1층 부터 4층 까지...

태그: modelsim, testbench, modelsimtestbench, 디지털공학, 디지털시스템설계, 모델심, 테스트벤치, 모델심테스트벤치, 전자공학, 전자과

1 2 3 4 5 6 7 8 9 10 »