Verilog Qna 관련 답변 27 페이지
Verilog 파형 simulation 질문
Serial Adder를 구현하려고 다음과 같이 verilog를 작성했는데 4cycle의 클락때 결과가 나와야 하는데 아무리 수정해도 올바른 결과가...
태그: verilog, simulation
VHDL verilog를 공부하고있는
VHDL verilog를 공부하고있는데요 0000>1000>1100>1010>1110>0001>1001>1101>1011>1111>0000 순으로 count하는 counter를 JK flipflop과 NAND gate만을 사용해서 설계를...
vhdl코드질문입니다.
내용을 말씀드리자면 제가 vhdl로 마트계산기를 만들었고 키트로 구동시켰는데 다른부분은 모두 키트에서 구동이되는데 손님에게 돈을 받을 때...
Verilog Signed multiplication 질문
8 bit signed number 두개를 곱하려고 하는데요 A = 1011 1010과 B = 0000 1001을 곱한다고 가정해보겠습니다. 이 때 C <= A*B; 가 아니라 temp0 <= A*B[3:0]; temp1...
verilog 코드
아래 그림과 같은 finite state machine 을 verilog로 구현하려고 하는데 자꾸 오류가 뜨네요. 뭐가 잘못됐는지 답변 부탁드립니다.! [code]...
급합니다ㅠㅠㅠverilog 코딩.
... K // Don't copy this verilog code for any commercial uses module sixteen_bit_kogge_adder_pipelined ( clk, resetn,in_valid, in_a,in_b,cin,sout,cout ); input clk...
010과 1011를 동시에 찾는 se
010과 1011를 동시에 찾는 sequence detector를 verilog code로좀 짜주세요ㅠㅠㅠㅠ
C언어 crc32 질문
질문 있습니다. 아래 예제 코드에 대한 각줄마다 자세한 설명이 필요합니다. crc에 대한 개념도 처음이라 이론만 이해되고...
verilog 자판기 설계 output 파형
... 같은 verilog를 작성하였습니다. 그런데 output 파형이 제대로 나오지 않습니다ㅠㅠㅠ 또한 돈을 정의 하기 위하여 money...
[verilog] 베릴로그 소수점 곱셈 연산...
... Verilog로 이것을 구현하려면 float point 연산에 대한 알고리즘을 구현해야 하며 이는 ieee 754 표준으로 나타내어 집니다. https://github.com/danshanley/FPU?...