모델심 테스트벤치 작성 도와주세요 ㅠㅠ 기본 코드는 아래와... 테스트벤치만 알고싶습니다... 작성을 못하겠네요,... module...
태그: modelsim, testbench, modelsimtestbench, 디지털공학, 디지털시스템설계, 모델심, 테스트벤치, 모델심테스트벤치, 전자공학, 전자과
vhdl을 처음 하는건데 실파일은 컴파일 됬는데 테스트벤치 파일 예제를 보고 만든 테스트벤치 코드는 자꾸 저렇게 오류가 뜨네요 어디가 잘못됬는지 좀 알려주세요
'timescale 1ns/1ns module TEMP_TEST; reg X0,X1,X2,X3; reg E0,E1,E2,E3; wire Y0,Y1,Y2,Y3; TEMP U1 (.X0(X0),.X1(X1),.X2(X2),.X3(X3),.Y0(Y0),.Y1(Y1),.Y2(Y2),.Y3...