안녕하세요 Verilog 실습 중 4bit sipo를 구현하는데 애를 먹고 있습니다. 위와 같은 4bit sipo 코드를 for문을 사용하여 코딩하는 것이 과제인데 for문을 사용해 본적이...
모델심으로 시뮬레이션 돌리면 그래프에 시간 단위가 ns단위던데 s단위로는 볼 수가 없나요? 제가 50MHz 신호를 받아서 1초단위로 카운트하는 회로를 시뮬레이션...
vhdl언어에서 ieee.std_logic_1164 가 뭘뜻하는건가요??? VHDL을 사용하기 위한 library 중의 하나입니다. vhdl에서 사용되는 데이터 형(data type) 중에 std_logic...
건감검진을 하였는데 낮은 HDL 콜레스테롤 의심이 된다네요.... (내공150 겁니다) HDL-C의 평균치는 20~50세의 남성의 경우 43~45mg/dl, 같은 연령의 여성의 경우에는 51~58mg/dl. HDL...
... 이번에 Verilog HDL를 스스로 배워보고 싶어서 찾아보는데 좀 이해가 많이 안가서 질문드립니다. 1. Verilog과 Verilog HDL은 다른 것 인가요? 2. Verilog HDL 프로그램은...
... 중성지방80 HDL48 LDL64거든요 정상수치보니까 너무나도 정상이고 오히려... 근데 지금 식습관도 고기는 닭가슴살만 먹고 견과류나 두부 이런거 먹지말라고 하시는데 저는 HDL낮...
... 그런데 LDL,HDL은 정상이라고 나오네요. 어떻게 해석해야 하는지요? 총콜레스테롤 256 중성지방 83 HDL 64 LDL 152 LDL 수치가 거의 정상 경계선에 있으시네요. 이전에...
디지털논리회로 state diagram 질문입니다. 1. 첫번째하고 두번째 사진을 보시면 첫번째 사진은 output을 state 옆에 적고 두번째 사진은 output을 화살표에 있는...
태그: 디지털논리회로, 디지털논리회로설계, 디지털논리설계, 프로그래밍, hdl, veriloghdl, 전자과, 반도체설계, 디지털
010과 1011를 동시에 찾는 sequence detector를 verilog code로좀 짜주세요ㅠㅠㅠㅠ
module multi(a,b,result); input [7:0] a; input [7:0] b; output [15:0] result; wire [15:0] a1,a2,a3,a4,a5,a6,a7,a8; assign a1=(b[0]==1’b1) ? {8’b00000000...