verilog Qna 관련 답변 10 페이지
베릴로그 hdl
verilog hdl fpga 키트안에서 일정한 숫자 도달시 led불이 깜빡거리게 하는 소스좀 알려주세요! 예) 푸쉬버트 스위치를 누르는데 누른횟수가 20이상이면 led불이...
태그: 베릴로그, 베릴로그기초, 베릴로그고수, 베릴로그강의, 베릴로그추천, verilog, verilog코드, veriloghdl, verilog코딩, verilogcode
verilog 코드 관련 질문입니다.
올렸다 내렸다 하는 스위치 있잖아요, 그걸 올리게 되면 1을 더하고 내리게 되면 1을 빼는 그런 코드를 어떻게 짜면 될지 모르겠습니다.....
태그: verilog, verilog코드, veriloghdl
논리회로 덧셈기 기호 간단한 질문...
이거 half adder 맞나요? 네 full adder라면 Cin값이 입력에 존재해야 합니다.
Verilog HDL 질문입니다.
간단한 설계 진행 중 ERROR가 발생했습니다. case 문이 잘못된거같은데, 혹시 하나의 case에 두개의 function을 동작시킬 때 문제가있나요? 23~24 번째 문장에서 계속...
태그: Verilog, Veriloghdl
verilog 문법 질문
7세그먼트 코드인데요 module hexto7segment( input [3:0]x, output reg [6:0]z ); always @* case (x) 4'b0000 : //Hexadecimal 0 z = 7'b1111110; 4'b0001...
태그: verilog
vivado simulation은 잘되는데...
vivado simulation은 잘되는데 simulation close는 안되는 이유가 뭘까요..? 저번 달 까진 잘됐는데 갑자기 안되네요,,,,,,
간단한 베릴로그 문법 질문있습니다.
SR래치 구현코드는 ㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡ module SR_nor_Latch (S,R,Q,Q_bar); input S, R; output Q, Q_bar; nor(Q, R, Q_bar); nor(Q_bar, S...
모델심 work empty
파일경로에 영어 사용하지 않았고 컴파일로 완료했는데 파일리 work로 연동이 안됩니다 도와주세요
xlinx ise 실습 verilog문 질문
위에 올린 과제 수행중인데요 4비트 전가산기와 4비트 감가산기는 잘 동작하도록 만들었는데 저 두개를 어떻게 묶어야하는지 막막하네요.. 지금 저 상태로 컴파일을 해보면...