cascode 증폭기를 설계중인데 전압이득이 너무 낮게 나옵니다 어디가 틀렸는지 알려주실 수 있나요? PMOS한개로 설계했을 때가 더 높은 전압이득이 나옵니다.
사진에 나오는것처럼 gain이 저렇게 나온다는걸 증명해야되는데 너무 헷갈립니다ㅠㅠㅠ 풀어주시면 감사하겠습니다 그리고 rout이 저렇게 나오는 이유도 풀어주시면...
... 위 근거에 따라, MOSFET 1개당 필요한 VDS는 0.1~0.2V입니다. 따라서 6개가 Cascode되면 0.6~1.2V가 최소치가 되고 여기서 ICMR Range만큼 더해주시면 최소 요구 VDD가 나옵니다.
첫번째 사진의 layout으로 회로를 그리니까 2번째 사진의 회로가 나왔는데 저 회로가 cascode 구조로 전압이득을 하는게 맞나요?
Id를 구할때 얼리전압인 Va가 주어져있으므로 id식에다가 (1+vds/va)를 곱해줘서 전류를 구해야 하는것 아닌가요? 솔루션에서 왜 얼리전압을 무시하고 전류를...
Sooch cascode라는 회로를 수업시간에 잠깐 배웠는데 Sooch cascode가 정확하게 무슨 내용인지 자세한 설명을 원합니다.. 이게 어떻게 사이즈가 같게 되는지 증명방법도...
태그: Sooch, cascode, Soochcascode, 캐스코드, 커런트미러
이런 캐스코드 차동 증폭기가 있을 때, pole 주파수를 구하려면 어떻게 해야하나요? half circuit으로 M1과 M3 M5 캐패시터를 고려해서 in쪽의 폴주파수 out쪽의...
... 그리고 해당 회로는 cascode current mirror가 아닙니다. 인터넷에 검색하시면 흔한 예가 많이 나오니 찾아보시기 바랍니다. 또한 아날로그 회로를 만들때는 channel...
태그: 전자회로문제, razavi, microelectronics, pspice시뮬레이션, currentmirror, mosfet, cascode
Gm이 저렇게 되는 이유 알려주세요 아래와 같이 생각하면 Gm을 구할 수 있습니다. ID는 동작점에서의 DC bias 전류이며 VT는 일반적으로 26mV로 주어지는 값입니다.