*E,DUPUNI: Unit "worklib.xxx:sv" multiply defined in files "design.sv" and "testbench.sv". *E,MNPDEC: Module name (xxx) previously declared. Use -ALLOWREDEFINITION option for duplicate...
원래는 a 와 b 각각 2비트씩 할당해서 비교기를 만든다음에 less greater equal 에 따라 각각 LED 0~2 번까지 정해줘야하는 코드를 만드는 과제인데요 이걸 롬 어드레스를...
저는 현재 전자공학과에 재학중인 3학년 학생입니다. 이번에 Verilog HDL를 스스로 배워보고 싶어서 찾아보는데 좀 이해가 많이 안가서 질문드립니다. 1. Verilog과...