베릴로그고수 Qna 관련 답변 1 페이지
베릴로그 up_down_counter
module binary_to_bcd (binary_in, TENS, ONES); parameter BITS = 6; integer index; input [BITS-1:0] binary_in; output reg [3:0] TENS, ONES; always @ (binary_in)...
vivado에서 FIFO를 구현하고 있는데...
simple 듀얼 ram(256X32)으로 FIFO동작을 하는 코드를 만들고 fifo ip를 통해서 동작이 같은지 확인하라는 과제를 하고있습니다....
Vivado xdc 파일 저장 안 됨
vivado에서 “Nexys4_Master.xdc”을 불러와 수정 후 작업을 진행하려는데, 다음과 같은 오류가 뜹니다. 어떻게 해야 하는지 알려주세요.ㅠㅠ 파일 권한 확인: XDC 파일을...
Verilog HDL setup, hold, Slack 정의?
1. Setup time 2. Hold time 3. Slack time 위 3가지에 대한 정의를 알려주시면 감사하겠습니다. 플립플롭은 클럭의 rising 또는 falling edge에서 입력 신호를 저장하게 됩니다. 이때...
Quartus 2(쿼터스) 베릴로그 VHDL...
제목 그대로 입니다. pin planner로 말고 .qsf에 핀코드?? 를 적으면 된다고 하는게 그게 무슨 말인지 잘 모르겠어요.. .qsf 파일이 있긴한데 못여는...
Verilog 코드 질문 [내공 500]
기존 코드가 parameter ENEMY_Y_T = 32; //y 값이 ,32 ~ 93 parameter ENEMY_Y_B = 93; parameter ENEMY_X_SIZE = 100; // x 사이즈 /*중간 적의 크기*/ parameter ENEMY1_Y_T = 113;...
베릴로그 hdl
verilog hdl fpga 키트안에서 일정한 숫자 도달시 led불이 깜빡거리게 하는 소스좀 알려주세요! 예) 푸쉬버트 스위치를 누르는데 누른횟수가 20이상이면 led불이...
태그: 베릴로그, 베릴로그기초, 베릴로그고수, 베릴로그강의, 베릴로그추천, verilog, verilog코드, veriloghdl, verilog코딩, verilogcode
verilog a syntax error
`include "constants.vams" `include "disciplines.vams" `define PI 3.14159265 module FDC_1(in, clk, out); input in, clk; output out; voltage in, clk, out;...
베릴로그 상수 표현
베릴로그 이론 공부 중인데 16'hxz0z = 16'bxxxx_zzzz_0000_zzzz 라고 적혀있는데 맨 앞 숫자가 0,x,z일 경우 비트에 맞춰서 왼쪽으로 자동확장이 되잖아요?...