수업시간에 디지털 시계 만들기 실습을 할 예정인데 Verilog문이 너무 길어서 도무지 어떻게 TestBench를 짜야할지 모르겠습니다 ㅠㅠㅠ...
태그: 조선대학교, 정보통신공학과, modelsim, verilog코드, testbench, 테스트벤치, 3학년, 디지털시계, 설계, 디지털시계소스
