verilog 코드 질문드립니다.

본문 바로가기

verilog 코드 질문드립니다.

작성일 2021.05.31댓글 1건

게시물 수정 , 삭제는 로그인 필요

오류가 발생했는데 왜 그런지 이해가 안가네요...

module e_2_converter(hs, n);

input [4:0] hs;

output [3:0] n;

always begin

case (hs)

00001: n <=0001;

00001: n <=0010;

00001: n <=0011;

00001: n <=0100;

00001: n <=0101;

00001: n <=0110;

00001: n <=0111;

00001: n <=1000;

00001: n <=1001;

00001: n <=1010;

default: n <=0000;

endcase

end

endmodule

으로 했고. n에 대해서 전부 오류가 발생한거 같습니다. 뭐가 문제인가요?

vlog -work work -stats=none {C:\intelFPGA_pro\e_2_converter.v}

Model Technology ModelSim - Intel FPGA Edition vlog 2021.1 Compiler 2021.02 Feb 3 2021

-- Compiling module e_2_converter

Error: C:\intelFPGA_pro\e_2_converter.v(11): (vlog-2110) Illegal reference to net "n".

Error: C:\intelFPGA_pro\e_2_converter.v(12): (vlog-2110) Illegal reference to net "n".

Error: C:\intelFPGA_pro\e_2_converter.v(13): (vlog-2110) Illegal reference to net "n".

Error: C:\intelFPGA_pro\e_2_converter.v(14): (vlog-2110) Illegal reference to net "n".

Error: C:\intelFPGA_pro\e_2_converter.v(15): (vlog-2110) Illegal reference to net "n".

Error: C:\intelFPGA_pro\e_2_converter.v(16): (vlog-2110) Illegal reference to net "n".

Error: C:\intelFPGA_pro\e_2_converter.v(17): (vlog-2110) Illegal reference to net "n".

Error: C:\intelFPGA_pro\e_2_converter.v(18): (vlog-2110) Illegal reference to net "n".

Error: C:\intelFPGA_pro\e_2_converter.v(19): (vlog-2110) Illegal reference to net "n".

Error: C:\intelFPGA_pro\e_2_converter.v(20): (vlog-2110) Illegal reference to net "n".

** Error: C:\intelFPGA_pro\e_2_converter.v(21): (vlog-2110) Illegal reference to net "n".

#verilog 코드 #verilog 디지털 시계 코드 #verilog 시계 코드 #전감산기 verilog 코드 #full adder verilog 코드

익명 작성일 -

1. n은 wire로 선언되어 있는데 reg 선언 하듯이 사용해서 error발생

2. verilog에서는 0010이란 수 표현을 사용하지 않음. 4'b0010으로 표현

3. always 문을 잘못 사용함

4. case 조건도 이상함

전체적으로 verilog 문법을 확인하고 수정하시는게 좋을 것 같습니다.

always 문을 사용하지 마시고, ? : 으로 사용해 보세요.

아래는 예제

assign n = (hs == 5'b00001) ? 4'b0001 : (hs == 5'b00010) ? 4'b0010 : 4'b1111;

verilog 코드 질문드립니다....

... 테스트벤치 코드좀 부탁드립니다..ㅠ 아직 초보라 어떻게 해야될지 감이 안 오네요.. module full_adder(S,Cout,Cin,a,b); input a,b,Cin;...

verilog코드 질문이요~~

verilog코드에서 부품설정에 대한 코드는 어떻게 나타냅니까?? 제가... 제가 처음인지라 허접한 질문이지만 답변부탁드립니다.^^; component는...

verilog 코드 질문합니다.

... end 논리회로 코드랑 테스트벤치 코드 해석좀 부탁드립니다ㅠㅠ 이해가 가질 않네요;; 답변드립니다. D FF 이 무엇인지를...

없이 Verilog 공부해도 괜찮을까요?

... 따라서 FPGA 보드가 없어도 Verilog 코드 작성과 시뮬레이션... 것도 추천드립니다. 공부하는 동안 어려운 점이 있으면 언제든지 질문해주세요! 화이팅하세요! 감사합니다.

verilog코드로 quartus에서 합성시...

verilog언어에 익숙치가 않고 알고 있는 지식으로는 쉽게 해결이 되지 않아서 질문드립니다. 먼저 작성한 코드는 19비트 짜리 2진수를 입력으로 받아서 BCD숫자로...

블록을 처리하는 verilog 질문드립니다

64bit 단위로 연산을 진행하는 verilog 코드를 짰습니다. 더 큰 사이즈의 데이터(128bit나 256bit 등의 데이터)가 들어올 경우는 어떻게 64bit 단위로 끊어서 연산을 할 수...

verilog 코드 질문입니다.

verilog 코딩을 해야되는데 힘들어서 질문드립니다 제가 위의 state diagram(상태도)를 D플립플롭을 이용하여 아래의 회로를 나타냈는데 첫번째...

Verilog 코드 구현 질문있습니다.

... 틀린 부분 수정 좀 부탁드립니다. 몇일 동안 짜고 있는데 도저히 안되네요... 부탁드리겠습니다 ㅠㅠ module reaction(Clock, Reset...

잘 모르겠어서 질문드립니다.

verilog를 공부하는 중인데 counter.v 코드를 공부하다가 잘 모르겠어서 질문을 드립니다. counter.v 코드는 다음과 같습니다. [code] `timescale 1ns...

Verilog 코드예제 관련 질문...

... //blocking end endmodule 이런 코드인데요 이게 왜 나쁜예라는지 이해가 안가서 질문드립니다 blocking할당을 했으니까 처음에 d값을 n1값으로 복사한다음...