flip flop Qna 관련 답변 3 페이지
FPGA VHDL문으로 짠 JK flip-flop 구문...
... 아무래도 flip-flop은 기억소자이기때문에 이전 값의 기억을 위해 출력을 입력처럼 다시 출력으로 넣었는데 이부분에서 error가 뜨는 것...
태그:
AND gate와 D Flip Flop의 트랜지스터...
AND gate와 D Flip Flop의 트랜지스터 레벨의 내부 구조도와 설명좀 해주세요 일단 아래가 AND gate의 트랜지스터 레벨 내부 구조도인데요 뭔가 설명을 하자니 막연한감이...
태그:
T-flip flop 을 이용한 Counter...
t-flipflop 을 이용해 4비트 동기화 카운터 verilog code 를 짜려고 합니다. module tff( input wire [3:0] T, input wire clk, input wire rst, output reg [3:0]...
2 input MUX로 D-flip flop...
2input MUX 갖고서 D-flipflop을 만들어야 되는데 어떻게 해야 되는지 모르겠어요.ㅠㅠ MUX의 Select bit를 D-fipflop의 Clk으로 사용해야된다던데 어떻게 하는건지ㅠㅠㅠㅠㅠㅠ...
태그:
디지털 회로 JK Flip-Flop회로에...
JK Flip-Flop회로에 대해서 아시는 분은 조금만 가르쳐 주세요... 디지털 회로에서 테이터 처리는 데이터를 기억하고 특정 회로로 이동시킬 수 있는 기능이 있어야 하지요....
태그:
Gate& Flip-Flop의 정의 어떻것들이...
학교 과제거든요 Gate랑 Flip-flop 종류랑 알려주세요 Gate종류로는.. 기본 Gate로..NOT, AND, OR가 있습니다... 그리고 이것들의 조합으로... NAND, NOR, XOR, XNOR가...
태그:
flip-flop에서 set-up time(설정시간)...
flip-flop에서 set-up time(설정시간)이란 무엇을 의미하는 것일까요? 플립플롭 뿐만 아니라 모든 H/W device에서 set-up time이란 그 device에서 신호가 올라가는데...
태그:
JK Flip Flop toggle 에 대하여
... JK Flip flop 이라서 (JKC 부분은 AND gate, flip flop 은 NOR 입니다) J 에 0을 주면 Q 에 1 K 에 0을 주면 Q' 에 1 이렇게 들어옵니다. 00 은 전상태유지 Before State Continued 라고...
태그:
J-K Flip Flop을 이용해서 풀어주세요..
... J-K Flip Flop을 이용해서 풀어주세요.. 플립플랍의 모든 J-K에 1을(HIGH) 줍니다. 2MHz의 주파수를 C1단자에 연결하고 Q1단자를 C2단자에 Q2단자를 C3단자에 이런식으로...
태그:
74LS73 J-K Flip-Flop 채터링에 관한...
74LS73 J-K Flip-Flop을 사용하여 자기 유지 회로를 만들었습니다. 회로가 정상적으로 동작하여 동작스위치의 케이블을 1.3M정도로 길게 하여 스위치를 동작시켰더니 회로가 비...
태그: